#物聯網IoT #半導體製程 #先進封裝 #系統級封裝SiP #球柵陣列封裝BGA #覆晶FlipChip #浸漬膏 #焊料粉設備
【先進封裝成本高 => 良率目標：零缺陷！】
IC 封裝往 3D 立體發展，晶粒之於整個封裝的交互 (interaction) 與整合頓成研究重心。先進封裝多是將不同晶粒集成在一個基板上，對於良率及「零缺陷」的要求更趨嚴格，而系統級封裝 (SiP) 的晶片互連性 (interconnection) 可靠度又比個別元件重要的多；因位於其間的每個子系統封裝都是成本，即使一個小瑕疵都足以壞了一鍋粥！而助焊劑 (Flux) 成份、焊料粉表面粗糙或氧化物過多、粉末大小不均、回流焊外形，皆是造成孔洞的凶手。
當封裝體積、線徑越來越小，焊料粉的體積勢必更精細。另一方面，粉末體積縮小意謂處理表面變大，粉末必須有效覆蓋才不會出現孔洞；再者，隨著粉末的粒子直徑變小，焊料粉成品必須更精細、光滑才能緊密黏著。將浸漬膏 (dipping paste) 改良創新，增加金屬含量、強化凝聚力，可預防覆晶 (Flip Chip) 封裝在回焊過程滑落；且因為可取代助焊劑、沒有殘留物，銅／有機保焊劑 (OSP) 基板表面不須預洗，省工省時，且更易於填膠及加熱固化。
延伸閱讀：
《黏晶／焊接材料決定 SiP 封裝的互連性優劣》
http://www.compotechasia.com/a/____//2017/1018/36978.html
(點擊內文標題即可閱讀全文)
#賀利氏Heraeus #Welco #SEMICON2017
★★【智慧應用開發論壇】(FB 不公開社團：https://www.facebook.com/groups/smart.application/) 誠邀各界擁有工程專業或實作經驗的好手參與討論，採「實名制」入社。申請加入前請至 https://goo.gl/forms/829J9rWjR3lVJ67S2 填寫基本資料，以利規劃議題方向；未留資料者恕不受理。★★
